02 / TIA LITERATURE
A 11pA/√Hz TIA with +15dB input OMA range for 112Gb/s PAM4 Optical Links in 22nm FDSOI
若 PDF 预览未显示，可使用上方链接打开原文。
作者与单位: Mahdi Parvizi 等，Cisco Systems
会议: IEEE CICC 2024
DOI: 10.1109/CICC60959.2024.10529083
原文: paper.pdf
核心参考量
| 维度 | 信息 |
|---|---|
| 应用场景 | 112Gb/s PAM4 光链路 |
| 是否实测 | 是 |
| 工艺节点 | 22 |
| 前端架构 | 基于 CMOS 反相器的并联反馈 (IBSF) TIA，引入了过载缓解电路 (OMC) 技术 |
| 关键性能条件 | 22nm FDSOI；11 pA/√Hz；112 Gb/s PAM4；输入 OMA -10 至 +5 dBm；OMC 提供约 7 dB 跨阻衰减、额外功耗 6 mW |
| 可参考程度 | ★★★☆☆ |
设计挑战
- 应用约束：112Gb/s PAM4 光链路。
- 核心电路矛盾：传统反相器并联反馈TIA在强输入下容易过载，通常以降低增益换动态范围。本文在IBSF-TIA旁加入过载缓解电流路径，使高输入时先卸载而不立刻牺牲小信号增益；核心是动态范围保护，而非基本I-V转换拓扑改变。
- 指标与实现约束：11 pA/√Hz 噪声与 -10 至 +5 dBm OMA 覆盖必须同时满足；OMC 以约 6 mW 额外功耗换取 7 dB 过载衰减。
架构创新点
1. 前端拓扑
基于 CMOS 反相器的并联反馈 (IBSF) TIA，引入了过载缓解电路 (OMC) 技术。该拓扑决定输入阻抗、反馈环路和主要噪声源，也是判断能否迁移到阵列读出的第一层依据。
2. 关键机制
创新的 OMC 电流泄放技术，无需外部 VOA 即可实现全动态范围覆盖
3. 与传统方案的差异
传统反相器并联反馈TIA在强输入下容易过载，通常以降低增益换动态范围。本文在IBSF-TIA旁加入过载缓解电流路径，使高输入时先卸载而不立刻牺牲小信号增益；核心是动态范围保护，而非基本I-V转换拓扑改变。
性能与证据
| 项目 | 判断 |
|---|---|
| 工艺 | 22 |
| 验证方式 | 是 |
| 关键性能 | 11 pA/√Hz；112 Gb/s PAM4；OMA -10 至 +5 dBm；OMC 约 7 dB |
| 证据等级 | 芯片实测，证据等级较高 |
| 参考程度 | ★★★☆☆ |
原文摘要证据：IEEE CICC 2024 30-2 A 11pA/√Hz TIA with +15dB input OMA range for the Zt by 7dB at the expense 112Gb/s PAM4 Optical Links in 22nm FDSOI of 6mW extra power consumption. Using this Mahdi Parvizi, Toshi Omori, Bahar Jalali, John Rogers, Li Chen, technique, the performance Long Chen, Ricardo Aroca. of the TIA can be extended Cisco Systems over the input O
与 SOTA 对比
- 比较重点：优先比较相同输入电容、相同带宽定义和相同输出负载下的增益、噪声、线性度与功耗。
- 本文优势：创新的 OMC 电流泄放技术，无需外部 VOA 即可实现全动态范围覆盖
- 主要限制：当前页面基于调研表和已下载原文建立；关键数值应以论文正文、图表和补充材料为准。
- 口径提醒：会议论文中仿真值、后仿值和芯片实测值不可直接混排；未在正文报告的指标不作推算排名。
NS-RAM / CIM 适配判断
适合NS-RAM存在cell-to-cell电流离散或偶发大电流的情形；可评估简化的限流/卸载支路。112Gb/s链路条件与阵列读出不同，噪声目标需重新换算。
迁移到 NS-RAM 时仍需重新确定列线电容、最小/最大读电流、允许建立时间、输出摆幅和 ADC 满量程，并据此重算反馈元件与环路稳定性。
核心优势与局限
核心优势：创新的 OMC 电流泄放技术，无需外部 VOA 即可实现全动态范围覆盖
主要局限：当前页面基于调研表和已下载原文建立；关键数值应以论文正文、图表和补充材料为准。
结论：该文适合作为“基于 CMOS 反相器的并联反馈 (IBSF) TIA，引入了过载缓解电路 (OMC) 技术”路线的参考，但不能脱离其原始应用和负载条件直接套用指标。
论文原图
