A direct digitizing, 1MHz bandwidth, 28fA/√Hz current sensing front-end based on a mixed-signal integrator-differentiator TIA in 28nm CMOS

作者与单位: David-Peter Wiens 等，University of Ulm

会议: IEEE CICC 2025
DOI: 10.1109/CICC63670.2025.10983397

📖 点击查看本文名词解释（入门指南）

阅读结论：本文并非用一个超大反馈电阻直接把电流变成电压，而是先用无噪声的反馈电容把输入电流积分，再用增量式 ADC 数字化，最后在数字域做差分以抵消积分。这样保留积分前端的低噪声，又将高速模拟微分器改为很小的数字逻辑；代价是需要 DC Servo Loop 抵消输入直流，并在带宽边缘承受一定的增益下垂。

核心参考量

设计挑战

• 低噪声与宽带宽冲突：R-TIA 要同时做到低噪声和 1 MHz 带宽，需要很大的反馈电阻；在 CMOS 中会带来面积、热噪声、泄漏和寄生电容问题。以电容作为反馈元件可避免这只电阻的主要噪声代价，但它天然是积分器。
• 积分器会被 DC 电流拉到饱和：即使传感器只存在恒定偏置电流，(C_{int}) 也会持续充电，(V_{out,int}) 最终越过 ADC 或运放的摆幅。本文要在不牺牲低噪声前端的前提下，把 DC 偏置从积分器输入处抵消。
• 传统 I-D-TIA 的模拟微分器昂贵：模拟微分器需要高速运放和较大的电容，往往是面积和功耗主项。本文将 ADC 放在积分器之后，再用数字差分器恢复频率响应。
• 数字反馈不能把量化噪声直接送回输入：DC 伺服的数字码先经二阶 DDSM 噪声整形、模拟二阶低通和斩波 V2I，才变成精确的 nA 级反馈电流。

架构创新点

1. 前端拓扑

Fig.1 对比了四条路线。R-TIA 直接以 (R_{fb}) 设跨阻；CM-DSM 可直接数字化但带宽受过采样限制；传统 I-D-TIA 为“模拟积分器 → 模拟微分器 → ADC”。本文的 MS-TIA 改为：

Iin → 模拟电容积分器 → 三阶 Inc-DSM ADC → 三阶 COI 抽取 → 数字微分器 (1-z^-1) → Dout
                                           └→ DSL 数字滤波 → DDSM → LPF → V2I → Idc

前一条是 1 MHz 的交流信号路径，后一条是慢速 DC Servo Loop。积分器把单端输入电流变为差分输出电压；COI 输出在 (f_{slow}=2,\mathrm{MHz}) 更新，所以最终数字输出的奈奎斯特带宽为 1 MHz。

2. 关键机制

模拟积分、数字微分。 设进入积分器的净电流为 (I_{net}=I_{in}-I_{dc})。积分器的传递函数近似为 (-1/(sC_{int}))，数字差分 (1-z^{-1}) 在低频近似 (sT_s)。两者相乘后，(s) 基本抵消，便得到近似与频率无关的跨阻。论文因此将最消耗模拟资源的微分器放入数字域，并直接给出数字输出。

增量式 ADC。 三阶连续时间 Inc-DSM 以 120 MHz 工作、每 2 MHz 复位；三阶 COI 在每个复位周期内完成抽取，输出 20 bit 码字。与自由运行 ΔΣ ADC 相比，它有约 2.5 dB 噪声代价，但每个转换窗口独立，未来可在多个积分前端间复用。

DC Servo Loop。 COI 输出的一支送数字微分器；另一支送可编程 DSL 数字低通，从中提取慢变化量。DSL 生成与输入 DC 分量方向相反的 (I_{dc})，令积分器只承受交流残差。Fig.4 显示 DSL 可将最小截止频率配置为约 30 Hz、300 Hz 或 2 kHz；低于该角频率的真实信号也会被当作基线扣除。

3. 与传统方案的差异

与传统 I-D-TIA 相比，本文没有改变“先积分以获得低噪声、再微分以展平增益”的物理思路，而是把 ADC 与微分器交换位置。这让模拟域只保留最有价值的电容积分器，微分、低频截止设定和一部分噪声整形都转移到数字域。与 CM-DSM 相比，它不让输入电流直接进入高过采样闭环，因此在仍直接数字化的同时获得 1 MHz 而非 kHz 级带宽。

性能与证据

读图提醒：高频动态范围更大不是前端“更会放大”高频，而是积分器的 (|V/I|=1/(2\pi f C_{int})) 随频率上升而下降。靠近 1 MHz 时，Inc-DSM 信号增益和简单数字差分器的非理想又会造成整体增益下垂。

与 SOTA 对比

• 比较重点：优先对齐输入寄生电容、积分噪声带宽、是否包含 DC 输入、跨阻的定义和输出是否已数字化。不能把浮空输入的 22 fA/√Hz 与带 PCB、外接电阻的 28 fA/√Hz 当作同一测试条件。
• 本文优势：28 nm 工艺下实现 1 MHz、直接数字输出和 8.9 mW 总功耗；将模拟微分器替换为约 50 μW、644 μm² 的数字逻辑，且不依赖伪电阻设定精确 DC 反馈。
• 相比传统 I-D-TIA 的代价：低频输入更容易耗尽积分器摆幅；边缘频率存在数字差分和 ADC 增益造成的下垂；Inc-DSM 的复位操作带来约 2.5 dB 噪声罚分。
• 口径提醒：论文表格中的其他工作在工艺、供电、带宽和测试负载上差异很大，尤其 R-TIA、I-D-TIA 与 CM-DSM 的噪声积分范围不同，不应只按单一 fA/√Hz 数字排序。

NS-RAM / CIM 适配判断

适合带宽约 MHz、需要直接数字输出且需要隔离列线 DC 漏电/偏置的列或阵列读出。可借鉴“电容积分器 + 数字微分 + 数字化伺服”的分工：模拟端负责低噪声电荷积累，数字端负责码字、低频角和可编程校准。

迁移到 NS-RAM / CIM 时仍需重新确定列线电容、最小/最大读电流、允许建立时间、输出摆幅和 ADC 满量程，并据此重算 (C_{int})、(f_{slow}) 与 DSL 带宽。特别要检查：

• 列线电容可能远大于论文约 1 pF 的输入寄生；它会抬升高频输入参考噪声并改变稳定性。
• 若读出包含有用的慢变或静态电流，DSL 不能随意设得过高，否则会把信号本身抵消。
• 20 bit COI 与 2 MHz 输出速率不等于每次阵列读出都有 20 bit 有效 ENOB；应以所需 SNDR、建立时间和后级数字滤波延迟共同评估。

核心优势与局限

核心优势：低噪声电容积分、1 MHz 直接数字化、可编程最低截止频率，以及以电容比确定 V2I 跨导而非以伪电阻确定精度。

主要局限：它不是 DC 电流测量器，DSL 会压制低于设定角频率的内容；低频大信号受积分摆幅限制；1 MHz 端的增益平坦性仍可通过过采样 DDIFF 或均衡滤波器改善，但会提高带边噪声。论文只给出系统级、运放级示意，没有公开 ADC、运放或斩波开关的晶体管级原理图，因此不能由本文判断偏置电流、环路补偿和版图失配细节。

结论：该文适合作为“MS-TIA (混合信号积分-微分TIA)”路线的参考，但不能脱离其原始应用和负载条件直接套用指标。

电路与公式推导

积分器与数字微分器如何恢复恒定跨阻

Fig.2 中输入电流 \(I_{in}\) 与 DSL 产生的反向反馈电流 \(I_{dc}\) 在积分器输入相减。忽略有限增益、采样孔径和寄生时，模拟积分器满足：

\[I_{net}=I_{in}-I_{dc},\qquad V_{out,int}(s)=-\frac{I_{net}(s)}{sC_{int}}\]

COI 每个 \(T_s=1/f_{slow}\) 输出一次数字化积分器电压。数字微分器不是连续求导，而是相邻样本相减：

\[D_{out}[n]\propto V[n]-V[n-1]\approx-\frac{T_s}{C_{int}}I_{net}[n]\]

因此低频等效跨阻为 \(R_{TIA}=T_s/C_{int}\)。取 \(T_s=0.5\,\mu\mathrm{s}\)、\(C_{int}=220\,\mathrm{fF}\)，理想值约为 \(2.27\,\mathrm{M}\Omega\)（约 127 dBΩ），与论文约 126 dBΩ 的实测平坦区一致。对正弦输入，有限采样窗口还会引入 \(\mathrm{sinc}(\pi fT_s)\) 型下垂；这与 Inc-DSM 的带边增益下降共同解释了 1 MHz 附近的曲线下降。

DC Servo Loop、二阶 LPF 与斩波 V2I

DSL 数字低通从 COI 输出中取出慢变化量，二阶 DDSM 再以 120 MHz 将 14 bit 码转换为互补 1 bit 脉冲流。Fig.3 左侧的全差分二阶 LPF 以 \(R_{lp}=100\,\mathrm{k}\Omega\)、\(C_{in}=7.2\,\mathrm{pF}\)、\(C_{fb}=4.8\,\mathrm{pF}\) 过滤该脉冲流的高频量化噪声，截止频率约 110 kHz；低至几十 Hz 的截止频率由数字 DSL 而非这只模拟 LPF 决定。

Fig.3 右侧 V2I 的首个斩波器把低频 \(V_{out,LP}\) 上变频到 \(f_{slow}=2\,\mathrm{MHz}\)。在这个频率下，\(C_i=2.5\,\mathrm{pF}\) 的阻抗约为 31.8 kΩ，远小于并联的 \(R_{bias}=500\,\mathrm{k}\Omega\)，故精确转换由电容比而非偏置电阻主导。积分器输出经 \(C_d=4\,\mathrm{fF}\) 重新取电流，第二个斩波器再解调回基带：

\[G_m\approx\frac{C_d}{C_iR_{in}}=\frac{4\,\mathrm{fF}}{(2.5\,\mathrm{pF})(50\,\mathrm{k}\Omega)}\approx32\,\mathrm{nS},\qquad I_{dc}\approx-G_mV_{out,LP}\]

负号由闭环相位保证：正的 DC 输入应得到反向的 \(I_{dc}\)。\(R_{bias}\) 的职责只是防止放大器在 DC 时漂到饱和；斩波让其噪声和 PVT 误差不成为精确跨导的决定因素，也避免了伪电阻。

原文

原文保存在私人 Obsidian 中，未公开上传。