02 / TIA LITERATURE
A Mixed-Signal TIA with Input Restoring ADC
若 PDF 预览未显示，可使用上方链接打开原文。
作者与单位: 见论文原文首页（下方已附前三页原图）
会议: IEEE ISCAS 2024
DOI: https://doi.org/10.1109/iscas58744.2024.10557979
原文: paper.pdf
核心参考量
| 维度 | 信息 |
|---|---|
| 应用场景 | 低噪声电流 sensing；MS-TIA+SAR ADC |
| 是否实测 | Simulation only |
| 工艺节点 | 180 |
| 前端架构 | Mixed-signal TIA + integrator + IR SAR ADC；数字微分 |
| 关键性能条件 | 低噪声宽带MS-TIA；ADC输入驱动压力是重点 |
| 可参考程度 | 主讲 |
设计挑战
- 应用约束：低噪声电流 sensing；MS-TIA+SAR ADC。
- 核心电路矛盾：传统TIA需在输入大信号或失调下保留线性余量。本文将输入恢复ADC纳入混合信号环路，主动把输入节点拉回工作点；不同于仅在输出端做ADC，校准动作直接作用于前端节点。
- 指标与实现约束：低噪声宽带MS-TIA；ADC输入驱动压力是重点。这些数值必须同时结合输入电容、输出负载、供电与验证频率判断，不能只比较单个峰值指标。
架构创新点
1. 前端拓扑
Mixed-signal TIA + integrator + IR SAR ADC；数字微分。该拓扑决定输入阻抗、反馈环路和主要噪声源，也是判断能否迁移到阵列读出的第一层依据。
2. 关键机制
用input-restoring C-DAC reset省掉高性能ADC输入buffer
3. 与传统方案的差异
传统TIA需在输入大信号或失调下保留线性余量。本文将输入恢复ADC纳入混合信号环路，主动把输入节点拉回工作点；不同于仅在输出端做ADC，校准动作直接作用于前端节点。
性能与证据
| 项目 | 判断 |
|---|---|
| 工艺 | 180 |
| 验证方式 | Simulation only |
| 关键性能 | 低噪声宽带MS-TIA；ADC输入驱动压力是重点 |
| 证据等级 | 仿真或后仿，证据等级中等 |
| 参考程度 | 主讲 |
原文摘要证据：Transimpedance amplifiers (TIAs) are used in a Rdc Cc wide variety of low noise current sensing frontends. A re- H(s) cently proposed mixed-signal TIA (MS-TIA) is an extension Idc Ci of the integrator-differentiator TIA but including digitization Rd and digital differentiation. However, the MS-TIA requires a Iin high resolution analog-to-digital converter (ADC) in order to Cd maintain good sensitivity. Capacitive digital-to-analog converter Cp Dout (C-DAC) based successive approximation register (SAR) ADCs OAint,I-D-TIA ADC achieve high resolution at medium bandwidth with good power OAdiff,I-D-TIA efficiency, however require a power hungry ADC input driver. In this paper, a combination of the MS-TIA and a modified (a) C-DAC reset scheme is presented, which eliminates the need DAC H(z) for a high performance ADC input driver, resulting in major Idc Ci improvements regarding power consumption and linearity. The results are verified by ...
与 SOTA 对比
- 比较重点：优先比较相同输入电容、相同带宽定义和相同输出负载下的增益、噪声、线性度与功耗。
- 本文优势：用input-restoring C-DAC reset省掉高性能ADC输入buffer
- 主要限制：结果以仿真为主；功耗未完整给出，适合作为架构参考
- 口径提醒：会议论文中仿真值、后仿值和芯片实测值不可直接混排；未在正文报告的指标不作推算排名。
NS-RAM / CIM 适配判断
适合输入基线漂移或累积电荷会压缩TIA裕量的阵列；需评估恢复环路噪声注入与读出时序。
迁移到 NS-RAM 时仍需重新确定列线电容、最小/最大读电流、允许建立时间、输出摆幅和 ADC 满量程，并据此重算反馈元件与环路稳定性。
核心优势与局限
核心优势：用input-restoring C-DAC reset省掉高性能ADC输入buffer
主要局限：结果以仿真为主；功耗未完整给出，适合作为架构参考
结论：该文适合作为“Mixed-signal TIA + integrator + IR SAR ADC；数字微分”路线的参考，但不能脱离其原始应用和负载条件直接套用指标。
论文原图
