02 / TIA LITERATURE
A Low-Power Wireless Optical SoC for Fluorescence Monitoring
若 PDF 预览未显示，可使用上方链接打开原文。
作者与单位: 见论文原文首页（下方已附前三页原图）
会议: IEEE ISCAS 2025
DOI: https://doi.org/10.1109/iscas56072.2025.11044147
原文: paper.pdf
核心参考量
| 维度 | 信息 |
|---|---|
| 应用场景 | 无线荧光监测SoC；光电流检测 |
| 是否实测 | Post-layout simulation |
| 工艺节点 | 65 |
| 前端架构 | Pseudo-resistor feedback TIA；可变反馈增益；低功耗前端 |
| 关键性能条件 | 1 µW平均功耗；上电快速settling |
| 可参考程度 | 主讲补充 |
设计挑战
- 应用约束：无线荧光监测SoC；光电流检测。
- 核心电路矛盾：传统高阻反馈TIA以大Rf获得弱光灵敏度，但上电建立慢且伪电阻工作点敏感。本文采用低阻启动、高阻测量和可变反馈增益，将settling与弱信号增益在时序上分离。
- 指标与实现约束：1 µW平均功耗；上电快速settling。这些数值必须同时结合输入电容、输出负载、供电与验证频率判断，不能只比较单个峰值指标。
架构创新点
1. 前端拓扑
Pseudo-resistor feedback TIA；可变反馈增益；低功耗前端。该拓扑决定输入阻抗、反馈环路和主要噪声源，也是判断能否迁移到阵列读出的第一层依据。
2. 关键机制
低阻启动+高阻测量，兼顾settling和灵敏度
3. 与传统方案的差异
传统高阻反馈TIA以大Rf获得弱光灵敏度，但上电建立慢且伪电阻工作点敏感。本文采用低阻启动、高阻测量和可变反馈增益，将settling与弱信号增益在时序上分离。
性能与证据
| 项目 | 判断 |
|---|---|
| 工艺 | 65 |
| 验证方式 | Post-layout simulation |
| 关键性能 | 1 µW平均功耗；上电快速settling |
| 证据等级 | 仿真或后仿，证据等级中等 |
| 参考程度 | 主讲补充 |
原文摘要证据：This paper presents a low-power, optical system- on-chip (SoC) enabling wireless fluorescence detection. The Antenna The Proposed Optical SoC 2025 IEEE International Symposium on Circuits and Systems (ISCAS) | 979-8-3503-5683-0/25/$31.00 ©2025 IEEE | DOI: 10.1109/ISCAS56072.2025.11044147 Cells proposed SoC, in size of 2 × 2.7 mm2, integrates a high- Boosting Battery Optical Analog sensitivity optical front-end, battery management unit and PD Capacitor Management Front-end energy harvesting, and a wireless data transceiver. A fast- and Energy Battery Data up/down settling transimpedance amplifier (TIA) ensures rapid startup Harvesting Link LED-Driver LED and minimizes power consumption, supported by dual-mode low dropout regulators (LDO regulators) for efficient power Fig. 1. System view of the proposed optical SoC management. The SoC achieves ultra-low power, 1 µW, operation with 0.5 pA sensitivity, suitable for non-invasive One majo...
与 SOTA 对比
- 比较重点：优先比较相同输入电容、相同带宽定义和相同输出负载下的增益、噪声、线性度与功耗。
- 本文优势：低阻启动+高阻测量，兼顾settling和灵敏度
- 主要限制：功耗为系统平均值；TIA单独功耗需核实
- 口径提醒：会议论文中仿真值、后仿值和芯片实测值不可直接混排；未在正文报告的指标不作推算排名。
NS-RAM / CIM 适配判断
适合间歇式NS-RAM测量或待机唤醒读出；可借鉴双阶段反馈切换，需验证切换毛刺不扰动多阻态判决。
迁移到 NS-RAM 时仍需重新确定列线电容、最小/最大读电流、允许建立时间、输出摆幅和 ADC 满量程，并据此重算反馈元件与环路稳定性。
核心优势与局限
核心优势：低阻启动+高阻测量，兼顾settling和灵敏度
主要局限：功耗为系统平均值；TIA单独功耗需核实
结论：该文适合作为“Pseudo-resistor feedback TIA；可变反馈增益；低功耗前端”路线的参考，但不能脱离其原始应用和负载条件直接套用指标。
论文原图
