02 / TIA LITERATURE
A 56-Gb/s PAM-4 Optical Transceiver with Nonlinear FFE for VCSEL Driver in 40nm CMOS
PAPER PDF / 原论文在新窗口打开 ->
若 PDF 预览未显示，可使用上方链接打开原文。
作者: Pen-Jui Peng (台湾清华), Hsiang-En Huang, Wei-Chien Huang (元智大学), Po-Lin Lee, Ming-Wei Lin, Ying-Zong Juang, Sheng-Hsiang Tseng (台湾半导体研究所)
DOI: 10.1109/A-SSCC53895.2021.9634783
核心参考量
| 维度 | 数值/信息 |
|---|---|
| 工艺节点 | 40nm CMOS |
| TX 面积 | 0.85×0.55 mm² |
| RX 面积 | 0.66×0.5 mm² |
| TX 功耗 | 93 mW → 1.66 pJ/bit (@56Gb/s) |
| RX 功耗 | 278 mW → 4.96 pJ/bit（不含 4-tap FFE driver） |
| 数据率 | 56 Gb/s PAM-4 |
| TX 供电 | 0.9V (core) + 1.2V (driver) + 3V (VCSEL) |
| RX 供电 | 1.2V |
| VCSEL −3dB 带宽 | 14 – 17 GHz |
| 链路损耗 | PD+TIA 封装 + COB 互连 ≈ 10dB Nyquist |
| TX 电眼图 | 300 mVppd，最小眼开 64mV |
| TX 光 OMA | −0.9 dBm（经非线性 FFE 补偿后） |
| RX TIA 输出 | 120 mVppd (@−3dBm OMA) |
| RX BER | 10⁻¹² @ 0.08 UI margin（10dB 损耗补偿后） |
| RX 恢复输出 | 700 mVppd |
架构创新点
1. DSP 域非线性 PAM-4 FFE（TX 端）
- 2-tap FFE 通过 LUT 预选系数
- 根据当前和下一个符号独立调节
- 补偿 VCSEL 的非对称响应（rising/falling 不对称在 PAM-4 中更严重）
- 同时优化 RLM（PAM-4 各级别独立调节）
- 使用 2UI 脉冲（非1UI）降低时钟功耗
2. 7b DAC 分段结构
- 5 binary slices + 3 unary slices（温度码）
- 降低非线性
3. 电流模驱动 + 终端匹配
- 减少 wirebond 通道两侧阻抗失配引起的反射
4. RX 架构
- CTLE + 1-tap DFE 补偿互连损耗
- 两级 VGA（−10~10dB 可调）保证线性度
- 3 个数据 slicer + 1 error slicer + 1 edge slicer
- 独立自适应参考电压 DAC 阵列
- RZ 信号直接用于 DFE 反馈（减少延迟）
5. 4-tap FFE TX 在 RX 端做重定时
- 2:1 MUX 与电压模 driver 合并（省去 predriver）
- 3.5/7.5/7.5/3.5 切片分配
技术特点
- VCSEL 直接驱动方案（vs. Microring 或 Mach-Zehnder 调制器）
- 短距应用 (<100m) 通过多模光纤
- 功率效率优于高阶调制器方案
- JTOL 满足 IEEE 802.3bs 标准
论文原图
