02 / TIA LITERATURE
A CMOS Low-Noise Fast-Settling BM-TIA with CM-Post-Amplifier Chip Connectivity for 50G-PON
若 PDF 预览未显示，可使用上方链接打开原文。
作者与单位: Yifei Xia 等，西安交通大学
会议: IEEE CICC 2025
DOI: 10.1109/CICC63670.2025.10982699
原文: paper.pdf
核心参考量
| 维度 | 信息 |
|---|---|
| 应用场景 | 50G-PON 接收端 (OLT side) |
| 是否实测 | 是 |
| 工艺节点 | 28 |
| 前端架构 | BM-TIA，射频信号通路包括前端( FE ) TIA、单端转差分放大器( S2D )、两个连续时间线性均衡器( CTLE )、残差抵消器( ROC )、预驱动和输出缓冲器。 |
| 关键性能条件 | 50G-PON；28 GHz 信号链带宽；7.8 pA/√Hz IRND；BM-TIA 建立 5.4 ns；含 CM 后放的总 AFE 建立 11.4 ns |
| 可参考程度 | ★★☆☆☆ |
设计挑战
- 应用约束：50G-PON 接收端 (OLT side)。
- 核心电路矛盾：相对连续工作的传统并联反馈TIA，突发模式TIA的主要痛点是前一包残余失调导致下一包建立慢。本文保留TIA主信号链，但以残余失调消除和快速AOC重构偏置/校准路径，优先解决settling而非降低本征噪声。
- 指标与实现约束：高反馈电阻降低噪声后会压缩前端带宽，需用三级前向增益、反馈电容、双电感和 CTLE 恢复至 28 GHz，并将总建立时间控制在 11.4 ns。
架构创新点
1. 前端拓扑
BM-TIA，射频信号通路包括前端( FE ) TIA、单端转差分放大器( S2D )、两个连续时间线性均衡器( CTLE )、残差抵消器( ROC )、预驱动和输出缓冲器。。该拓扑决定输入阻抗、反馈环路和主要噪声源，也是判断能否迁移到阵列读出的第一层依据。
2. 关键机制
使 BM-TIA 可驱动 CM 后级放大器，降低系统成本；三阶段快速 AOC 技术
3. 与传统方案的差异
相对连续工作的传统并联反馈TIA，突发模式TIA的主要痛点是前一包残余失调导致下一包建立慢。本文保留TIA主信号链，但以残余失调消除和快速AOC重构偏置/校准路径，优先解决settling而非降低本征噪声。
性能与证据
| 项目 | 判断 |
|---|---|
| 工艺 | 28 |
| 验证方式 | 是 |
| 关键性能 | 28 GHz；7.8 pA/√Hz；5.4 ns BM-TIA；11.4 ns total AFE |
| 证据等级 | 芯片实测，证据等级较高 |
| 参考程度 | ★★☆☆☆ |
原文摘要证据：IEEE CICC 2025 25-7 A CMOS Low-Noise Fast-Settling BM-TIA with CM-Post-Amplifier its large-signal time constant set by the open-loop main pole. In the meantime, Chip Connectivity for 50G-PON gain control is executed based on the extracted signal DC content in MN1. In the third AOC phase, the loop is set to its slow mode through RCTRL to facilitate signal Yifei Xia, Zhixing Zhang, Shuaizhe Ma, Yuanhao Yao, Ruixuan Yang, Yuye Yang, transition with minimum baseline wander, which is determined by comparing the
与 SOTA 对比
- 比较重点：优先比较相同输入电容、相同带宽定义和相同输出负载下的增益、噪声、线性度与功耗。
- 本文优势：使 BM-TIA 可驱动 CM 后级放大器，降低系统成本；三阶段快速 AOC 技术
- 主要限制：当前页面基于调研表和已下载原文建立；关键数值应以论文正文、图表和补充材料为准。
- 口径提醒：会议论文中仿真值、后仿值和芯片实测值不可直接混排；未在正文报告的指标不作推算排名。
NS-RAM / CIM 适配判断
仅当NS-RAM采用分时、断续读出且切换后需快速稳定时值得借鉴；重点看残余失调取消机制，不应把50G-PON带宽和功耗作为目标。
迁移到 NS-RAM 时仍需重新确定列线电容、最小/最大读电流、允许建立时间、输出摆幅和 ADC 满量程，并据此重算反馈元件与环路稳定性。
核心优势与局限
核心优势：使 BM-TIA 可驱动 CM 后级放大器，降低系统成本；三阶段快速 AOC 技术
主要局限：当前页面基于调研表和已下载原文建立；关键数值应以论文正文、图表和补充材料为准。
结论：该文适合作为“BM-TIA，射频信号通路包括前端( FE ) TIA、单端转差分放大器( S2D )、两个连续时间线性均衡器( CTLE )、残差抵消器( ROC )、预驱动和输出缓冲器。”路线的参考，但不能脱离其原始应用和负载条件直接套用指标。
论文原图
