Energy Efficient Voltage-Mode Simultaneous Bidirectional Transceiver for Serial Links

作者与单位: 见论文原文首页（下方已附前三页原图）

会议: IEEE ISCAS 2025
DOI: https://doi.org/10.1109/iscas56072.2025.11043871
原文: paper.pdf

📖 点击查看本文名词解释（入门指南）

核心参考量

维度	信息
应用场景	串行链路电压模式SBD transceiver
是否实测	Not TIA design
工艺节点	65
前端架构	提到传统TIA-based transmitter作为对比，本文是voltage-mode方案
关键性能条件	20 Gb/s SBD serial link
可参考程度	不建议主讲

设计挑战

• 应用约束：串行链路电压模式SBD transceiver。
• 核心电路矛盾：本文以电压模式替代传统TIA-based链路，说明当信号已处于电压域时可取消I-V转换；并非电流读出TIA设计。
• 指标与实现约束：20 Gb/s SBD serial link。这些数值必须同时结合输入电容、输出负载、供电与验证频率判断，不能只比较单个峰值指标。

架构创新点

1. 前端拓扑

提到传统TIA-based transmitter作为对比，本文是voltage-mode方案。该拓扑决定输入阻抗、反馈环路和主要噪声源，也是判断能否迁移到阵列读出的第一层依据。

2. 关键机制

用电压模式降低传统TIA-based方案功耗

3. 与传统方案的差异

本文以电压模式替代传统TIA-based链路，说明当信号已处于电压域时可取消I-V转换；并非电流读出TIA设计。

性能与证据

项目	判断
工艺	65
验证方式	Not TIA design
关键性能	20 Gb/s SBD serial link
证据等级	验证方式需继续核实
参考程度	不建议主讲

原文摘要证据：Energy Efficient Voltage-Mode Simultaneous Bidirectional Transceiver for Serial Links Ankit Yadav‡ , V. K. Surya‡ , Sree Kumar R. G.§ , Bibhu Datta Sahoo† , and Nijwm Wary‡ ‡ IIT Bhubaneswar, Bhubaneswar, India. e-mail: nijwmwary@iitbbs.ac.in 2025 IEEE International Symposium on Circuits and Systems (ISCAS) | 979-8-3503-5683-0/25/$31.00 ©2025 IEEE | DOI: 10.1109/ISCAS56072.2025.11043871 § Independent Researcher., Chicago, IL. e-mail: sree.analogguy@gmail.com † Dept. of Electrical Eng., University at Buffalo, Buffalo, NY, USA. e-mail: bibhu@buffalo.edu Abstract—This paper presents a single-ended voltage-mode

与 SOTA 对比

• 比较重点：优先比较相同输入电容、相同带宽定义和相同输出负载下的增益、噪声、线性度与功耗。
• 本文优势：用电压模式降低传统TIA-based方案功耗
• 主要限制：下载了但不应放TIA性能比较
• 口径提醒：会议论文中仿真值、后仿值和芯片实测值不可直接混排；未在正文报告的指标不作推算排名。

NS-RAM / CIM 适配判断

可作为“先判断信号域再决定是否需要TIA”的反例；NS-RAM若输出为电流，仍需电流域前端或直接电流量化。

迁移到 NS-RAM 时仍需重新确定列线电容、最小/最大读电流、允许建立时间、输出摆幅和 ADC 满量程，并据此重算反馈元件与环路稳定性。

核心优势与局限

核心优势：用电压模式降低传统TIA-based方案功耗

主要局限：下载了但不应放TIA性能比较

结论：该文适合作为“提到传统TIA-based transmitter作为对比，本文是voltage-mode方案”路线的参考，但不能脱离其原始应用和负载条件直接套用指标。

论文原图

PDF 原文

paper.pdf