02 / TIA LITERATURE
A Reconfigurable Intracranial Multimodal Monitoring ASIC with on-chip PVT-Insensitive Waveform Generator
若 PDF 预览未显示，可使用上方链接打开原文。
作者与单位: 见论文原文首页（下方已附前三页原图）
会议: IEEE ISCAS 2026
DOI: https://doi.org/10.1109/iscas66217.2026.11562566
原文: paper.pdf
核心参考量
| 维度 | 信息 |
|---|---|
| 应用场景 | 生物电化学多模态读出；电流/电压/阻抗 |
| 是否实测 | Simulation only |
| 工艺节点 | 180 |
| 前端架构 | 可重构反馈网络：SC-TIA / CCIA / impedance readout |
| 关键性能条件 | 低频小电流、超低功耗、可重构读出 |
| 可参考程度 | 主讲补充 |
设计挑战
- 应用约束：生物电化学多模态读出；电流/电压/阻抗。
- 核心电路矛盾：该工作是多模态ASIC，TIA属于系统前端的一部分。其差异在于共享模拟资源与片上PVT无关波形/校准，而不是独立TIA拓扑创新。
- 指标与实现约束：低频小电流、超低功耗、可重构读出。这些数值必须同时结合输入电容、输出负载、供电与验证频率判断，不能只比较单个峰值指标。
架构创新点
1. 前端拓扑
可重构反馈网络：SC-TIA / CCIA / impedance readout。该拓扑决定输入阻抗、反馈环路和主要噪声源，也是判断能否迁移到阵列读出的第一层依据。
2. 关键机制
同一前端通过反馈重构支持多种传感模式
3. 与传统方案的差异
该工作是多模态ASIC，TIA属于系统前端的一部分。其差异在于共享模拟资源与片上PVT无关波形/校准，而不是独立TIA拓扑创新。
性能与证据
| 项目 | 判断 |
|---|---|
| 工艺 | 180 |
| 验证方式 | Simulation only |
| 关键性能 | 低频小电流、超低功耗、可重构读出 |
| 证据等级 | 仿真或后仿，证据等级中等 |
| 参考程度 | 主讲补充 |
原文摘要证据：This work presents a reconfigurable (SWV), or differential pulse voltammetry (DPV). Given the multimodal ASIC capable of interfacing with different types of diverse sensing modalities involved, a front-end that can intracranial sensors. The ASIC comprises two main functional blocks: an on-chip waveform generator and a reconfigurable measure current, voltage, and impedance is highly desirable. readout circuit. To acquire high waveform consistency, a PVT- Several integrated circuits have been developed [10]-[13] robust and area-efficient waveform generator is implemented to support multi-modal measurements in TBI monitoring. on chip. By reconfiguring the feedback network to either a However, many of them utilize dedicated readout circuit switched-capacitor transimpedance amplifier (SC-TIA) or a blocks for sensing current, voltage and impedance, resulting capacitively coupled instrumentation amplifier (CCIA) topology, the readout circui...
与 SOTA 对比
- 比较重点：优先比较相同输入电容、相同带宽定义和相同输出负载下的增益、噪声、线性度与功耗。
- 本文优势：同一前端通过反馈重构支持多种传感模式
- 主要限制：适合讲“低频小电流TIA/SC-TIA”，不适合高速列读出
- 口径提醒：会议论文中仿真值、后仿值和芯片实测值不可直接混排；未在正文报告的指标不作推算排名。
NS-RAM / CIM 适配判断
适合参考多模态/多通道AFE的资源共享和PVT鲁棒设计；不作为NS-RAM单通道TIA性能标杆。
迁移到 NS-RAM 时仍需重新确定列线电容、最小/最大读电流、允许建立时间、输出摆幅和 ADC 满量程，并据此重算反馈元件与环路稳定性。
核心优势与局限
核心优势：同一前端通过反馈重构支持多种传感模式
主要局限：适合讲“低频小电流TIA/SC-TIA”，不适合高速列读出
结论：该文适合作为“可重构反馈网络：SC-TIA / CCIA / impedance readout”路线的参考，但不能脱离其原始应用和负载条件直接套用指标。
论文原图
